ご無沙汰です。
前回出力波形を確認したリアルタイムDSDコンバータですが、
こんなに高調波が乗る理由についてはド素人なのでわからず、
- FPGAの出力がローパスフィルタの負荷を駆動できていない
- 1次ΔΣの1bit出力だとこんなもん
と予想をつけて、まずはローパスフィルタをアクティブタイプにしてみました。
DSDをIIRフィルタに通したシミュレーション。シミュレーション上では正しく正弦波が出る。
— AUDIY (@AUDIY14) February 26, 2022
FPGAの出力電圧がパッシブのローパスを駆動できていないのかもしれない・・・ pic.twitter.com/CHIrtdXZgM
やっぱりダメだったのでローパスのカットオフ周波数を思い切って20kHz→2kHzに。
— AUDIY (@AUDIY14) February 26, 2022
やっぱり奇数次高調波を取り除かないと低周波が厳しい。1bitの1次ΔΣって性能かなり出しづらいのでは・・・・ pic.twitter.com/a7xNE8EybR
変調率をもう少し下げるのと、強いバッファをいれると改善が期待できる。どんな回路にしてる?
— すぱっしゅ@元こうせんぐらし(ISE→vivado移行中) (@hajime__725) February 26, 2022
後は、フィルタのgndレベルをH/Lの中間に持っていくと上下の非対称性による奇数次高調波は低減可能
ちなみに変調率も下げるのもさることながら、元信号のアップサンプリングも同様に十分に大きくしないとダメです。数MHz級はほしい
— PentliumEE💉💉 (@7GHz) February 26, 2022
「変調率」というキーワードがそろって出てきました。
変調率という言葉自体が初耳だったのですが、「音量を下げれば変調率も下がる」とのこと。
確かにAUDIY、波形確認の際は1kHzの0dBFSを再生しておりました。
再生ソフトウェア側で音量を1.5dB下げてみると・・・・
変調率(音量)を下げてみてはという助言を頂いたので試してみた
— AUDIY (@AUDIY14) February 27, 2022
うぉぉぉぉぉなんかそれっぽくなった! pic.twitter.com/X5nXicUNCJ
確かにそれっぽくなりました!
一歩前進!
一つ気になること
ここで一つ気になることがあります。
それは「このΔΣ変調した1bit信号をモノリシックのオーディオ用DAコンバータに入力するとどうなるのか」ということです。
同じように歪むのか、はたまたキレイに再生してくれるのか気になります(DACによる気もしますが・・・・)
いつかDSD対応のモノリシックDAC基板を起こして検証してみたいものです。
今後の展望
さて、今回波形がそれっぽくなってきたわけですが、精度としては波形を見た感じ2.5bit程度でまだまだです。
なんとか第一関門は突破したので、今後は
- 精度の向上(オーバーサンプリングの実装&次数を増やす)
- 出力bit数の向上、PWM出力(もうDSDコンバータではなくなってしまう)
あたりで遊んでいきたいと思います。
ただ次数を増やすと発散の危険と隣り合わせなので、少し勉強する時間をください・・・・
3月にΔΣ変調に関する「例の専門書」を購入予定ですので。
その間にPT8211Sや、
R-2RマルチビットDACの評価ボード作ってるんだけど
— AUDIY (@AUDIY14) March 11, 2022
回路図やべぇ pic.twitter.com/u7eg45yY0I
少しずつではありますが進めていきたいと思います!